SRF_AD9361_V2.0 ¼ÒÇÁÆ®¿þ¾î ¹«¼± ÁÖÆļö ´ÜÀ§´Â AD9361 ĨÀÇ ÇÙ½ÉÀÔ´Ï´Ù. ¿ì¸®´Â °íÁÖÆÄ È¸·ÎÀÇ ¹°ÀÚ ±×¸®°í impedance ´ø½º¿¡ µû¶ó SRF_AD9361_V2.0 ¾ö°ÝÈ÷ µðÀÚÀÎÇÕ´Ï´Ù. ±×°ÍÀº ad9361ÀÇ ¼º´ÉÀÌ ¼Õ»óÀÌ ¾øÀ¸¹Ç·Î ÀÏ¹Ý »ç¿ëÀÚÀÇ ¾î·Á¿òÀ» ÁÙ¿© ad9361À» »ç¿ëÇÕ´Ï´Ù. ¿ì¸®´Â ¶ÇÇÑ Altera FPGA + stm32¸¦ ±â¹ÝÀ¸·Î ¿Ïº®ÇÑ Áö¿ø ¸¶½ºÅÍ ¹× ÀÀ¿ë ÇÁ·Î±×·¥ µ¥¸ð °³¹ß.
AD9361 ĨÀº baseband¿¡¼ °íÁÖÆÄ (RF) ¿¡ °í¼º´É, ³ôÀº ÅëÇÕ ¾çÁöÇ⼺ ¼Û¼ö½Å±âÀÔ´Ï´Ù. ĨÀÇ Ç®±×¸± ±¤´ë¿ª ±â´ÉÀº ¸¹Àº ¼Û¼ö½Å±â¸¦ À§ÇÑ ÀÌ»óÀûÀÎ ¼±ÅÃÀÔ´Ï´Ù. ÀÌ ÀåÄ¡´Â RF ÇÁ·±Æ® ¿£µå¿Í È¥ÇÕ ½ÅÈ£ÀÇ À¯¿¬ÇÑ ±âÀú ´ë¿ª ºÎºÐÀ» ¼³Á¤ÇÏ¿© ÁÖÆļö ÇÕ¼º±â ÅëÇÕÇÏ¿© ÇÁ·Î¼¼¼¸¦ ±¸¼º °¡´ÉÇÑ µðÁöÅÐ ÀÎÅÍÆäÀ̽º¸¦ Á¦°øÇϹǷΠ¼³°è ¼öÀÔÇ°À» ´Ü¼øÈÇÕ´Ï´Ù. ÀÛµ¿ ÁÖÆļö AD9361 ¿¡¼ 70 MHz ~ 6 GHz, ä³Î ´ë¿ªÆø µà¾ó ÀÔ·Â µà¾ó Ãâ·Â ¹Ì¸¸ 200 kHz 56 MHz.
Å©±â RF ¸ðµâ SRF_AD9361_V2.0 ¼ÒÇÁÆ®¿þ¾î ¶óµð¿À 35mm * 50mm ÀÎ ´ÜÀÏ 5V.
SRF_AD9361_V2.0 ¸ðµâ ¹× ÀϹÝÀûÀÎ ¿ÜºÎ ¿¬°áÀÇ ºí·Ï ´ÙÀ̾î±×·¥.
µðÁöÅÐ ¹æ½ÄÀ¸·Î Ãø¿¡, SRF_AD9361_V2.0 ÀÇ ÀÔ·Â ±×¸®°í »êÃâÀº »ç¿ëÀÚ µðÁöÅÐ ¹æ½ÄÀ¸·Î ȸ·Î, ÀϹÝÀûÀ¸·Î FPGA ¹× ÆÈ¿¡ Á÷Á¢ ¿¬°áµÇ°í, ³í¸® ¼öÁØÀº 1.8V. ½Ã°è ¿Ü¿¡, ±×°ÍÀº SPI °ø¿ë¿µ¿ª°ú 12 Á¶±Ý »ç¿ëÀÚ ±âÀú ´ë¿ª °ø¿ë¿µ¿ªÀ» Æ÷ÇÔÇÕ´Ï´Ù.
RF Ãø¿¡, SRF_AD9361_V2.0 ÀÇ ÀÔÃâ·Â °ø¿ë¿µ¿ªÀº 2°³ÀÇ RF ÀÔ·Â ÀÎÅÍÆäÀ̽º rx1¿Í rx2ÀÇ ad9361¿¡ Á÷Á¢ ¿¬°áµÇ´Â 2°³ÀÇ RF »êÃâ °ø¿ë¿µ¿ªÀ» Æ÷ÇÔÇÕ´Ï´Ù, TX1 ¹× TX2 (TX1 ¹× TX2`s ½ÅÈ£ ¹üÀ§ 0MHZ-6GHZ), ±×¸®°í TX1 ¹× TX2 ÀϹÝÀûÀ¸·Î ÃÖ´ë Ãâ·Â 0dBm, »ç¿ëÀÚ°¡ °¡Áú ¼ö ÀÖ´Â Àü·Â ÁõÆø±â¿¡ ¿¬°áµÇ±â À§ÇÏ¿©.
»ç¿ëÀÚÀÇ ÀÛ¾÷ ºÎÇϸ¦ ÁÙÀ̱â À§ÇØ ¿ì¸®´Â ¶ÇÇÑ ½ÇÇè½Ç Á¶°Ç¿¡¼ Á÷Á¢ ´ëºÎºÐÀÇ »ç¿ëÀÚÀÇ »ç¿ëÀ» ÃËÁøÇϱâ À§ÇØ SRF_AD9361_V2.0 ¿¡ 19dBm Àü·Â ÁõÆø±â¸¦ ÅëÇÕÇß½À´Ï´Ù. ATX1 ¹× atx2´Â Àü·Â ÁõÆøÀÇ Ãâ·ÂÀÔ´Ï´Ù. ÀÛµ¿ ¹üÀ§ Àü·Â ÁõÆø±â 0-4.
±× Áß, J6 ¹× J7 ¸ðµâÀÇ Àü¿ø ¹× µðÁöÅРȸ·Î »çÀÌÀÇ ÀÎÅÍÆäÀ̽ºÀ̸ç, µÎ °³ÀÇ 18*2 ÇÉÀ¸·Î ±¸¼ºµÇ¸ç ÇÉ »çÀÌÀÇ °£°ÝÀº 2mmÀÔ´Ï´Ù. ¾î¶² ad9361ÀÇ ¸ðµç µðÁöÅÐ ÀÎÅÍÆäÀ̽º·Î À̾îÁý´Ï´Ù. Àü¿ø °ø±Þ ÀåÄ¡´Â 5V dcÀÔ´Ï´Ù.
¸ðµâ RF ½ÅÈ£ÀÇ ÀÔ·Â ¹× Ãâ·ÂÀº IPEX ÀÎÅÍÆäÀ̽º¸¦ ÅëÇØ ¿ÜºÎ ÀÎÅÍÆäÀ̽º¿¡ ¿¬°áµÇ¸ç ´ÙÀ½ Å×À̺íÀº °¢ IPEX ÀÎÅÍÆäÀ̽ºÀÇ ±×¸²ÀÔ´Ï´Ù.
SRF_AD9361_V2.0 ¸¶´õ ¸ÅĪ ¿ø¸®
¸¶´õ º¸µå´Â SRF_AD9361_V2.0 ¸ÅĪÀ» Æ÷ÇÔÇÕ´Ï´Ù:
(1) 4 µð¹ö±× LED;
(2) ÀÏ¹Ý 50MHZ ¼öÁ¤ ¹ßÁø±â;
(3) GPS constrained ½Ã°£ subsystem (14bit DAC + VTCXO).
(4) SRF_AD9361_V2.0 ¸ðµâ;
(5) ½Ã°£ ¼ºñ½º Ublox GPS ´ÜÀ§;
(6) Altera EP4CE55 FPGA, »ç¿ëÀÚ Á¤ÀÇ;
(7) STM32F407 ÆÈ, ¶ß Á¡ °¡µ¿ ´ÜÀ§¿Í ´õºÒ¾î ÃÖ´ë ÁÖÆļö 168MHZ.
(8) USB 2 Á÷·Ä Æ÷Æ® ¸ðµâÀº µà¾ó Á÷·Ä Æ÷Æ®¸¦ Áö¿øÇÏ¸ç °¢ Á÷·Ä Æ÷Æ®ÀÇ ÃÖ´ë ºñÀ²Àº 9216000Baud/sÀÔ´Ï´Ù.
(9) wifi´Â ¶ó¿ìÅÍ ¶Ç´Â ÀÏ¹Ý »ç¿ëÀÚ ³×Æ®¿öÅ© Ä«µå·Î ±¸¼º ÇÒ ¼ö ÀÖ½À´Ï´Ù.
(11) 4KB EEPROM ÀúÀå »ç¿ëÀÚ À±°û;
(12) ¼öµ¿ ¸®¼Â ¹öÆ° (FPGA, FPGA ¸®¼Â ¾Ï, ¾Ï ¸®¼Â SRF_AD9361_V2.0 ¸ðµâ, ¾Ï ¾Ï SRF_AD9361_V2.0 ¸ðµâ ±¸¼ºÀÌ ¿Ï·áµÇ¾î FPGA ÅëÁö).
(10) ¼±ÅÃÀû USB 3 °í¼Ó ä³Î;