|
![](https://ae01.alicdn.com/kf/HTB1.GSLHVXXXXbsXVXXq6xXFXXXv/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1uta7HVXXXXa.XXXXq6xXFXXXE/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1A4aIHVXXXXaiaXXXq6xXFXXXq/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1NfG6HVXXXXb1XXXXq6xXFXXX0/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) aHR0cDovL2ZyZWVzaGlwLmNvLmty![](https://ae01.alicdn.com/kf/HTB1.GSLHVXXXXbsXVXXq6xXFXXXv/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1uta7HVXXXXa.XXXXq6xXFXXXE/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1A4aIHVXXXXaiaXXXq6xXFXXXq/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1NfG6HVXXXXb1XXXXq6xXFXXX0/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg) ![](https://ae01.alicdn.com/kf/HTB1Ttm0HVXXXXcmXpXXq6xXFXXXD/ALTERA-Cyclone-IV-FPGA-EP4CE10.jpg)
- µ¥¸ð º¸µå À¯Çü: ÆÈ
- ¸ðµ¨ ¹øÈ£: OpenEP4CE10-C Standard
- ºê·£µå À̸§: Waveshare
- Type: FPGA Development Board
- Designed for: ALTERA Cyclone IV series
- Mother board: DVK600
- Core board: CoreEP4CE10
ALTERA Cyclone IV ½Ã¸®Áî ¿ëÀ¸·Î ¼³°èµÈ FPGA °³¹ß º¸µå´Â EP4CE10 ¿Âº¸µå¸¦ Ư¡À¸·ÎÇÏ¸ç ´Ù¾çÇÑ Ç¥ÁØ ÀÎÅÍÆäÀ̽º¸¦ ÅëÇÕÇÏ¿© ÁÖº¯ È®ÀåÀÌ ¸Å¿ì ½±½À´Ï´Ù.![](https://ae01.alicdn.com/img/pb/487/705/581/581705487_669.jpg)
°³@@ ¿äOpenEP4CE10-C¸¶´õ º¸µå·Î ±¸¼ºµÈ FPGA °³¹ß º¸µåÀÔ´Ï´Ù.DVK600±×¸®°í FPGA ÄÚ¾î º¸µåCoreEP4CE10. OpenEP4CE10-C ƯÁ¤ ÀÀ¿ë ÇÁ·Î±×·¥¿¡ ´ëÇÑ ´Ù¾çÇÑ ¿É¼Ç ¾×¼¼¼¸® º¸µå¸¦ »ç¿ëÇÏ¿© Ãß°¡ È®ÀåÀ» Áö¿øÇÕ´Ï´Ù. ¸ðµâ°ú °³¹æÇü µðÀÚÀÎÀº ALTERA Cyclone IV ½Ã¸®Áî FPGA ÀåÄ¡·Î ¾ÖÇø®ÄÉÀÌ¼Ç °³¹ßÀ» ½ÃÀÛÇÏ´Â µ¥ ÀÌ»óÀûÀÔ´Ï´Ù. OpenEP4CE10-C Nios II ÇÁ·Î¼¼¼·Î µðÀÚÀÎÀ» ½±°í ºü¸£°Ô ½ÃÀÛÇÒ ¼ö ÀÖ½À´Ï´Ù. ¸¶@@ ´õ º¸µå@@ ¿¡ ¹¹@@ °¡ ÀÖ´Â@@ Áö![](https://ae01.alicdn.com/img/pb/261/970/544/544970261_324.jpg)
- FPGA CPLD ÄÚ¾î º¸µå Ä¿³ØÅÍ:¿Âº¸µå FPGA CPLD ĨÀ» ÅëÇÕÇÏ´Â ÄÚ¾î º¸µå¸¦ ½±°Ô ¿¬°áÇÒ ¼ö ÀÖ½À´Ï´Ù.
- 8I/Os_1 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 8I/Os_2 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 16I/Os_1 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 16I/Os_2 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 32I/Os_1 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 32I/Os_2 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 32I/Os_3 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
À§ÀÇ ¸ðµç I/O ÀÎÅÍÆäÀ̽º: - USART, I2C, SPI, PS/2 µîÀ¸·Î ½Ã¹Ä·¹ÀÌ¼Ç °¡´É.
- ÇÁ·¹ÀÓ, Ç÷¡½Ã, USB, ÀÌ´õ³Ý µî°ú °°Àº ±¸µ¿ ÀåÄ¡°¡ °¡´ÉÇÕ´Ï´Ù.
9. SDRAM ÀÎÅÍÆäÀ̽º - SDRAM ¾×¼¼¼¸® º¸µå ¿¬°á ¿ë
- FPGA CPLD ÇÉ È®Àå Ä¿³ØÅͷεµ ÀÛµ¿
10.LCD ÀÎÅÍÆäÀ̽º,LCD22, LCD12864, LCD1602 ¿¬°á ¿ë 11.´Ü¼± ÀÎÅÍÆäÀ̽º:¿Âµµ ¼¾¼ (DS18B20), ÀüÀÚ µî·Ï ¹øÈ£ (DS2401) µî°ú °°Àº ´Ü¼± ÀåÄ¡ (to-92 ÆÐÅ°Áö) ¿¡ ½±°Ô ¿¬°áÇÒ ¼ö ÀÖ½À´Ï´Ù. 12.5V DC Àè 13.Á¶À̽ºÆ½:´Ù¼¸ °¡Áö À§Ä¡ 14.ºÎÀú 15.ÀüÀ§Â÷°è:LCD22 ¹é¶óÀÌÆ® Á¶Á¤ ¶Ç´Â LCD12864, LCD1602 ´ëºñ Á¶Á¤ 16.Àü¿ø ½ºÀ§Ä¡ 17.ºÎÀú Á¡ÆÛ 18. ÀÏ@@ ¼± Á¡@@ ÆÛ 19.Á¶À̽ºÆ½ Á¡ÆÛ Á¡ÆÛ 17-19 ¿ë: - ¿¹½Ã Äڵ忡¼ »ç¿ëµÇ´Â I/os¿¡ ¿¬°áÇÒ Á¡ÆÛ Âª°Ô
- Á¡ÆÛ ¿ÍÀ̾ ÅëÇØ ´Ù¸¥ ¸ÂÃãÇü ÇÉ¿¡ ¿¬°áÇÏ·Á¸é Á¡ÆÛ¸¦ ¿±´Ï ´Ù.
DVK600 Àº ´Ù¾çÇÑ ÄÚ¾î º¸µå¸¦ Áö¿øÇϹǷΠÀϺΠÀÎÅÍÆäÀ̽º´Â ƯÁ¤ ÄÚ¾î º¸µå¿¡ ¿¬°áÇÏ´Â µ¿¾È ¿¬°áµÇÁö ¾Ê°í ¾µ¸ð°¡ ¾øÀ» ¼ö ÀÖ½À´Ï´Ù. CoreEP4CE10 ¿¡´Â ¹«¾ùÀÌ ÀÖ½À´Ï±î?![](https://ae01.alicdn.com/img/pb/538/705/581/581705538_529.jpg)
- EP4CE10F17C8N:´ÙÀ½°ú °°Àº Ư¡À» °®Ãá ALTERA Cyclone IV FPGA ÀåÄ¡:
- ÀÛµ¿ ºóµµ:50MHz
- ÀÛµ¿ Àü¾Ð:1.15V ~ 3.465V
- ÆÐÅ°Áö:BGA256
- I/Os:164
- ·¹:10K
- RAM:414kb
- PLLs:2
- µð¹ö±ë/ÇÁ·Î±×·¡¹Ö:JTAG Áö¿ø
- AMS1117-3.33.3V Àü¾Ð Á¶Á¤±â
- AMS1117-2.52.5V Àü¾Ð Á¶Á¤±â
- AMS1117-1.21.2V Àü¾Ð Á¶Á¤±â
- EPCS16,ÄÚµå ÀúÀå¿ë ¿Âº¸µå Á÷·Ä Ç÷¡½Ã ¸Þ¸ð¸®
- Àü¿ø Ç¥½Ã±â
- Led
- ¸®¼Â ¹öÆ°
- NCONFIG ¹öÆ°:FPGA ĨÀ» ´Ù½Ã ±¸¼ºÇϱâ À§ÇØ Àü·Â Àç¼³Á¤°ú µ¿ÀÏÇÕ´Ï´Ù.
- 50M È°¼º Å©¸®½º@@ Å»
- JTAG ÀÎÅÍÆäÀ̽º:µð¹ö±ë/ÇÁ·Î±×·¡¹Ö ¿ë
- FPGA ÇÉ È®Àå±â,Ãß°¡ È®ÀåÀ» À§ÇØ È®Àå Ä¿³ØÅÍ¿¡¼ VCC, GND ¹× ¸ðµç I/O Æ÷Æ®¿¡ ¾×¼¼½º °¡´É
»çÁø![](https://ae01.alicdn.com/img/pb/572/705/581/581705572_655.jpg)
![](https://ae01.alicdn.com/img/pb/604/705/581/581705604_814.jpg)
Âü°í: OpenEP4CE10-C ÇÁ·Î±×·¡¹Ö/µð¹ö±ë ±â´ÉÀ» ÅëÇÕÇÏÁö ¾Ê½À´Ï´Ù. ÇÁ·Î±×·¡¸Ó/µð¹ö°Å°¡ ÇÊ¿äÇÕ´Ï´Ù. ¿¹OpenEP4CE10-C FPGA °³¹ß º¸µå¿¡´Â Áö¿øµÇ´Â ÁÖº¯ ÀåÄ¡¿¡ ´ëÇÑ ´Ù¾çÇÑ ¿¹½Ã Äڵ尡 ÇÔ²² Á¦°øµÇ¾î ÀÚü ¾ÖÇø®ÄÉÀ̼ÇÀ» ºü¸£°Ô °³¹ßÇÒ ¼ö ÀÖ½À´Ï´Ù. ![](https://ae01.alicdn.com/img/pb/608/705/581/581705608_266.jpg)
µð¹ö±ë/ÇÁ·Î±×·¡¹Ö ÀÎÅÍÆäÀ̽ºOpenEP4CE10-C FPGA °³¹ß º¸µå´Â ÇÁ·Î±×·¡¹Ö/µð¹ö±ëÀ» À§ÇÑ JTAG ÀÎÅÍÆäÀ̽º¸¦ ÅëÇÕÇÕ´Ï´Ù. JTAG ½ÅÈ£ À̸§ ¹× ¼³¸í![](https://ae01.alicdn.com/img/pb/622/705/581/581705622_294.jpg)
JTAG Çì´õ Çɾƿô![](https://ae01.alicdn.com/img/pb/058/626/537/537626058_728.jpg)
°³¹ß ¸®¼Ò½º»ç¿ëÀÚ °¡À̵å cd¿¡´Â ´ÙÀ½°ú °°ÀÌ ³ª¿µÈ °³¹ß ¸®¼Ò½º°¡ Æ÷ÇԵǾî ÀÖ½À´Ï´Ù. - °ü·Ã ¼ÒÇÁÆ®¿þ¾î (Quaters II, NIOS II µî)
- µ¥¸ð ÄÚµå (Verilog, VHDL ¹× NIOS II C)
- ȸ·Îµµ (PDF)
- FPGA °³¹ß ¹®¼ (µ¥ÀÌÅÍ ½ÃÆ® µî)
À§Å°: ÆÐÅ°Áö Æ÷ÇÔ- OpenEP4CE10-C °³¹ß º¸µå
- 4 ÇÉ ¿ÍÀ̾î x 2
- 2 ÇÉ ¿ÍÀ̾î x 2
- USB Àü¿ø ÄÉÀ̺í x 1
![QQ20190103135420](https://ae01.alicdn.com/kf/HTB1BY_fazDuK1RjSszdq6xGLpXa3.jpg)
|
|
|
|
|