|
aHR0cDovL2ZyZWVzaGlwLmNvLmty
- µ¥¸ð º¸µå À¯Çü: ÆÈ
- ¸ðµ¨ ¹øÈ£: Open3S500E Standard
- ºê·£µå À̸§: Waveshare
- Model Name: Open3S500E Standard
- Debugging/Programming: supports JTAG
- Open3S500E: an FPGA development board
- XC3S500E: the XILINX Spartan-3E FPGA device
- FPGA pins expander: VCC, GND and all the I/O ports
- JTAG interface: for debugging/programming
- I/Os: 116
- Package: QFP208
- Operating Frequency: 50MHz
- Operating Voltage: 1.15V~3.3V
- Demo Board Type: Others
FPGA JTAG Open3S500E Ç¥ÁØ # XC3S500E Spartan-3E XILINX FPGA Æò°¡ °³¹ß º¸µå + XC3S500E ÄÚ¾î Å°Æ®
XILINX Spartan-3E ½Ã¸®Áî ¿ëÀ¸·Î ¼³°èµÈ FPGA °³¹ß º¸µå´Â XC3S500E ¿Âº¸µå¸¦ °®Ãß°í ÀÖÀ¸¸ç ÁÖº¯ È®ÀåÀ» À§ÇØ ¸Å¿ì ½¬¿î ´Ù¾çÇÑ Ç¥ÁØ ÀÎÅÍÆäÀ̽º¸¦ ÅëÇÕÇÕ´Ï´Ù.
°³¿ä
Open3S500E¸¶´õ º¸µå·Î ±¸¼ºµÈ FPGA °³¹ß º¸µåÀÔ´Ï´Ù.DVK600±×¸®°í FPGA ÄÚ¾î º¸µåCore3S500E..
Open3S500E ´Â ƯÁ¤ ÀÀ¿ë ÇÁ·Î±×·¥À» À§ÇØ ´Ù¾çÇÑ ¿É¼Ç ¾×¼¼¼¸® º¸µå·Î Ãß°¡ È®ÀåÀ» Áö¿øÇÕ´Ï´Ù. ¸ðµâ ½Ä ¹× °³¹æÇü ¼³°è·Î XILINX Spartan-3E ½Ã¸®Áî FPGA ÀåÄ¡¸¦ »ç¿ëÇÏ¿© ¾ÖÇø®ÄÉÀÌ¼Ç °³¹ßÀ» ½ÃÀÛÇÏ´Â µ¥ ÀÌ»óÀûÀÔ´Ï´Ù.
¸¶´õ º¸µå¿¡ÀÖ´Â °Í
- FPGA CPLD ÄÚ¾î º¸µå Ä¿³ØÅÍ:FPGA CPLD ĨÀ» ¿Âº¸µå¿¡ ÅëÇÕÇÏ´Â ÄÚ¾î º¸µå¸¦ ½±°Ô ¿¬°á
- 8I/Os_1 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 8I/Os_2 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 16I/Os_1 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 16I/Os_2 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 32I/Os_1 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 32I/Os_2 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
- 32I/Os_3 ÀÎÅÍÆäÀ̽º,¾×¼¼¼¸® º¸µå/¸ðµâ ¿¬°á ¿ë
À§ÀÇ ¸ðµç I/O ÀÎÅÍÆäÀ̽º:
- USART, I2C, SPI, PS/2 µîÀ¸·Î ½Ã¹Ä·¹ÀÌ¼Ç ÇÒ ¼ö ÀÖ½À´Ï´Ù.
- ÇÁ·¹ÀÓ, Ç÷¡½Ã, USB, ÀÌ´õ³Ý µî°ú °°Àº ±¸µ¿ ÀåÄ¡°¡ °¡´ÉÇÕ´Ï´Ù.
- SDRAM ÀÎÅÍÆäÀ̽º
- SDRAM ¾×¼¼¼¸® º¸µå ¿¬°á ¿ë
- FPGA CPLD ÇÉ È®Àå Ä¿³ØÅͷεµ ÀÛµ¿ÇÕ´Ï´Ù.
- LCD ÀÎÅÍÆäÀ̽º,LCD22, LCD12864, LCD1602 ¿¬°á ¿ë
- 1 ¼±½Ä ÀÎÅÍÆäÀ̽º:¿Âµµ ¼¾¼ (DS18B20), ÀüÀÚ µî·Ï ¹øÈ£ (DS2401) µî°ú °°Àº 1 ¼± ÀåÄ¡ (~ 92 ÆÐÅ°Áö) ¿¡ ½±°Ô ¿¬°áÇÒ ¼ö ÀÖ½À´Ï´Ù.
- 5V DC Àè
- Á¶À̽ºÆ½:´Ù¼¸ À§Ä¡
- ºÎÀú
- ÀüÀ§Â÷°è:LCD22 ¹é¶óÀÌÆ® Á¶Á¤ ¶Ç´Â LCD12864, LCD1602 ´ëºñ Á¶Á¤ ¿ë
- Àü¿ø ½ºÀ§Ä¡
- ºÎÀú Á¡ÆÛ
- 1-¿ÍÀ̾î Á¡ÆÛ
- Á¶À̽ºÆ½ Á¡ÆÛ
Á¡ÆÛ 17-19:
- ¿¹Á¦ Äڵ忡 »ç¿ëµÇ´Â I/os¿¡ ¿¬°áÇÒ Á¡ÆÛ¸¦ ª°Ô
- Á¡ÆÛ ¿ÍÀ̾ ÅëÇØ ´Ù¸¥ »ç¿ëÀÚ Á¤ÀÇ ÇÉ¿¡ ¿¬°áÇÏ·Á¸é Á¡ÆÛ¸¦ ¿±´Ï ´Ù.
DVK600 Àº ´Ù¾çÇÑ ÄÚ¾î º¸µå¸¦ Áö¿øÇϹǷΠÀϺΠÀÎÅÍÆäÀ̽º´Â ƯÁ¤ ÄÚ¾î º¸µå¿¡ ¿¬°áÇÏ´Â µ¿¾È ¿¬°áµÇÁö ¾Ê°í ¾µ¸ð°¡ ¾øÀ» ¼ö ÀÖ½À´Ï´Ù. ¿¹¸¦ µé¾î Core3S500E/CoreEP2C8 ¿¡ ¿¬°áÇÏ´Â µ¿¾È `32i/Os_3 `´Â ¿¬°áµÇÁö ¾Ê½À´Ï´Ù.
Core3S500E ´Â ¹«¾ùÀԴϱî
- XC3S500E:XILINX Spartan-3E FPGA ÀåÄ¡´Â ´ÙÀ½°ú °°½À´Ï´Ù.
- ÀÛµ¿ ÁÖÆļö:50MHz
- ÀÛµ¿ Àü¾Ð:1.15V ~ 3.3V
- ÆÐÅ°Áö:QFP208
- I/Os:116
- ·¹:500K
- ·¥:360kb
- DCMs:4
- µð¹ö±ë/ÇÁ·Î±×·¡¹Ö:JTAG Áö¿ø
- AMS1117-3.3,3.3V Àü¾Ð Á¶Á¤±â
- AMS1117-2.5,2.5V Àü¾Ð Á¶Á¤±â
- AMS1117-1.2,1.2V Àü¾Ð Á¶Á¤±â
- XCF04S,ÄÚµå ÀúÀåÀ»À§ÇÑ ¿Âº¸µå Á÷·Ä Ç÷¡½Ã ¸Þ¸ð¸®
- Àü¿ø Ç¥½Ã±â
- Led
- FPGA ÃʱâÈ Ç¥½Ã±â
- ¸®¼Â ¹öÆ°
- ±¸¼º ¹öÆ°:FPGA ĨÀ» ´Ù½Ã ±¸¼ºÇϱâ À§ÇØ Àü¿ø Àç¼³Á¤°ú µ¿ÀÏ
- 50M È°¼º ¼öÁ¤ ¹ßÁø±â
- JTAG ÀÎÅÍÆäÀ̽º:µð¹ö±ë/ÇÁ·Î±×·¡¹Ö ¿ë
- FPGA ÇÉ È®Àå±â,VCC, GND ¹× ¸ðµç I/O Æ÷Æ®´Â Ãß°¡ È®ÀåÀ» À§ÇØ È®Àå Ä¿³ØÅÍ¿¡¼ ¾×¼¼½º ÇÒ ¼ö ÀÖ½À´Ï´Ù.
»çÁø
Open3S500E °³¹ß º¸µå
Open3S500E °³¹ß º¸µå
Open3S500E °³¹ß º¸µå ¹éºä
¸¶´õ º¸µå DVK600
FPGA ÄÚ¾î º¸µå Core3S500E
FPGA ÄÚ¾î º¸µå Core3S500E
´Ù¾çÇÑ ÁÖº¯ ÀåÄ¡¿¡ ¿¬°á
LCD12864 ¿¡ ¿¬°á
LCD1602 ¿¡ ¿¬°á
RS232 º¸µå¿¡ ¿¬°á
USB UART º¸µå¿¡ ¿¬°á
8 hmc LED º¸µå¿¡ ¿¬°á
8 °³ÀÇ Çª½Ã ¹öÆ°¿¡ ¿¬°á
4x4 Å°Æе忡 ¿¬°á
EEPROM º¸µå¿¡ ¿¬°á
ÇϳªÀÇ ÀÎÅÍÆäÀ̽º¿¡ ¿¬°áµÈ ´ÙÁß ÁÖº¯ ÀåÄ¡
µ¥ÀÌÅÍ Ç÷¡½Ã º¸µå¿¡ ¿¬°á
CY7C68013A USB º¸µå¿¡ ¿¬°á
VGA PS2 º¸µå¿¡ ¿¬°á
ÇÊ¿äÇÑ ¾×¼¼¼¸® º¸µå¿¡ ¿¬°á
Âü°í: Open3S500E ´Â ÇÁ·Î±×·¡¹Ö/µð¹ö±ë ±â´ÉÀ» ÅëÇÕÇÏÁö ¾ÊÀ¸¸ç ÇÁ·Î±×·¡¸Ó/µð¹ö°Å°¡ ÇÊ¿äÇÕ´Ï´Ù. »çÁøÀÇ ¾×¼¼¼¸® º¸µå´Â Open3S500E Ç¥ÁØ ÆÐÅ°Áö¿¡ Æ÷ÇԵǾî ÀÖÁö ¾Ê½À´Ï´Ù.
¿¹
Open3S500E FPGA °³¹ß º¸µå´Â Áö¿øµÇ´Â ÁÖº¯ ÀåÄ¡¿¡ ´ëÇÑ ´Ù¾çÇÑ ¿¹Á¦ ÄÚµå¿Í ÇÔ²² Á¦°øµÇ¹Ç·Î ÀÚü ÀÀ¿ë ÇÁ·Î±×·¥À» ºü¸£°Ô °³¹ßÇÒ ¼ö ÀÖ½À´Ï´Ù.
ÁÖº¯ ÀåÄ¡ |
¼³¸í |
ÀÎÅÍÆäÀ̽º |
Verilog |
VHDL |
AT24CXX |
EEPROM |
I2C |
Y |
Y |
FM24CXX |
ÇÁ·¹ÀÓ |
I2C |
Y |
Y |
AT45DBXX |
µ¥ÀÌÅÍ Ç÷¡½Ã |
SPI |
Y |
|
PCF8563 |
RTC |
I2C |
Y |
|
PCF8591 |
4xAD, 1xDA |
I2C |
Y |
|
DS18B20 |
¿Âµµ ¼¾¼ |
1-¿ÍÀ̾î |
Y |
|
SP3232 |
Á÷·Ä Åë½Å |
UART |
Y |
Y |
SP3485 |
Á÷·Ä Åë½Å |
UART |
Y |
Y |
PL2303 |
Uart¿¡ USB |
UART |
Y |
Y |
CY7C68013A |
USB ÀåÄ¡ |
I/Os |
|
Y |
ºÎÀú |
»ç¿îµå ÀåÄ¡ |
1I/O (PWM) |
Y |
Y |
PS/2 Å°º¸µå |
ÀÔ·Â ÀåÄ¡ |
PS/2 |
Y |
Y |
´ÜÀÏ ¹öÆ° |
ÀÔ·Â ÀåÄ¡ |
---- |
Y |
Y |
4x4 Å°Æеå |
ÀÔ·Â ÀåÄ¡ |
8I/Os |
Y |
Y |
Á¶À̽ºÆ½ |
ÀÔ·Â ÀåÄ¡ |
5I/Os |
Y |
Y |
ÁÖµµ |
µð½ºÇ÷¹ÀÌ ÀåÄ¡ |
---- |
Y |
Y |
8 ȸ ÁÖµµ |
µð½ºÇ÷¹ÀÌ ÀåÄ¡ |
13I/Os |
Y |
Y |
VGA ¸ð´ÏÅÍ |
µð½ºÇ÷¹ÀÌ ÀåÄ¡ |
VGA |
Y |
Y |
¹®ÀÚ LCD |
µð½ºÇ÷¹ÀÌ ÀåÄ¡ |
11I/Os |
Y |
Y |
±×·¡ÇÈ LCD |
µð½ºÇ÷¹ÀÌ ÀåÄ¡ |
11I/Os |
Y |
Y |
µð¹ö±ë/ÇÁ·Î±×·¡¹Ö ÀÎÅÍÆäÀ̽º
Open3S500E FPGA °³¹ß º¸µå´Â ÇÁ·Î±×·¡¹Ö/µð¹ö±ëÀ»À§ÇÑ JTAG ÀÎÅÍÆäÀ̽º¸¦ ÅëÇÕÇÕ´Ï´Ù.
°³¹ß ÀÚ¿ø
Open3S500E FPGA °³¹ß º¸µå¿¡´Â ´ÙÀ½°ú °°ÀÌ ³ª¿µÈ °³¹ß ¸®¼Ò½º¸¦ Æ÷ÇÔÇÑ »ç¿ëÀÚ °¡À̵å cd°¡ ÇÔ²² Á¦°øµË´Ï´Ù.
- °ü·Ã ¼ÒÇÁÆ®¿þ¾î (Xilinx ISE 12-Winxp/Win7 Áö¿ø, Win8 À» Áö¿øÇÏÁö ¾ÊÀ½)
- µ¥¸ð ÄÚµå (Verilog, VHDL)
- ȸ·Îµµ (PDF)
- FPGA °³¹ß ¹®¼
ÆÐÅ°Áö Æ÷ÇÔ
- Open3S500E °³¹ß º¸µå x 1
- 4-ÇÉ ¿ÍÀ̾î x 2
- 2-ÇÉ ¿ÍÀ̾î x 2
- USB Àü¿ø ÄÉÀ̺í x 1
ÀÌ Ç׸ñÀ» ±¸ÀÔ ÇÑ °í°´µµ ±¸ÀÔÇß½À´Ï´Ù.
|
|
|
|
|